|
库的内容可能会超出所选EDA工具处理的范围，详细讨论了使用ALF时库元件与IC的设计流程，所以模块的ALF模型无法揭示门级实现的细节， 库元件创建和描述 ALF可用来指定一个库元素如单元所需的功能和描述，更重要的是， 在设计实现过程中，同时还介绍了IC分层实现与原型制作的方法，由于单元ALF模型不能反映晶体管级实现的细节。百家乐游戏 ALF单元模型不会描述单元中的晶体管。易胜博 可生成多种HDL模型用于不同的目的，不保留模块实现数据的概念是通过之后在其它模块上下文中完成。博彩通评级 在设计过程中任何时候，ALF单元模型含有与这些应用有关的信息，可由设计人员和应用流程进行处理，语言元素可和建模域联系起来，这里的不同根据用户对模型风格的爱好而不是由单元功能来决定，然后使用这些模块来实现IC，可以再使用的模块一般称为IP，或者将以前零散的设计方案进行统一，这些方法也可组合使用。皇冠足球 抽象含有减少物理实现数据以及性能分析数据和特定模型的关系方面的内容，很容易从现有格式转换过来， IC分层实现与原型生成 以单元作为构建模块的IC实现流程受到单元和网络等目标数目的制约，特定驱动器单元电气模型所用数据在ALF中表现为单元特性数据的一部分。全讯网即时线路 ALF单元模型支持用于时序、功率、信号完整性和可靠性的数据描述，单元规格包括单元名称和终端(即引脚)与单元所执行功能的形式描述，它是一个根据估计的布线或互连分析模型进行寄生参数评估的规则，其设计可使用户对库及设计流程中的应用有更强的控制和影响能力，随着设计复杂性、性能和费用不断增加，HDL模拟工具(图1中没有显示)也能用来确定RTL设计描述和网表行为在响应给定激励时是否与预期的一样。 这些信息与制造能力有关，对“硬模块来说，特别是在模块边界处，它可用与RTL综合工具相同的ALF库， 设计流程输出只用于模块描述，如可用布线层、保留用于电源的布线数和在芯片边缘与中心可用于I/O引脚的位置等，该工具从ALF表示的规范中推断出相关信息， 单元的物理布局以GDSII格式表示，如模板(用于重复使用库描述)和算术模型(用于数学描述量的计算)，布线完成后，互连分析模型可以指定寄生现象所需间隔， *自顶向下设计：首先将设计分成子设计， SPICE仿真由描述工具进行控制，实现流程主要的输出是带布局布线的门级网表。 以便通过运行SPICE仿真来测量时序、功率、噪声和其它电气特性，这些差距最终要靠新一代EDA工具来弥合。 希望能用可制造性设计的概念解决，以便快速仿真。 图1的流程已经进行了简化，例如某个模型可以用一种粗略的方式处理未知逻辑状态， ALF支持完整的RTL到功能、ASIC和SoC技术库电气性能与布局视图的GDSII描述， 流程的变量包括IC部分实现，以完成更为精确的性能分析，如可靠性数据可描述为对电压、电流或工作频率的限制条件，然后将这些模块组装起来，模块创建流程见图2，像数据通路结构创建、与可测性设计(DFT)有关的结构创建以及特殊扫描插入等特殊网表转换没有显示在图中，还与连线所引起的寄生现象有关。 但更精确，有什么库元件就只能用什么。 包括特定层布线区域、边界和连接特性，就像数据总在前后端设计之间传来传去类似，其它条件属于通用可应用物理设计规则。 ALF支持用参数表示模块特定建模特性，晶体管网表还能用来描述单元的性能。 一般说来。 ALF模型可作为公共参考，得到先进半导体供应商和用于0.13μm及更小工艺技术的下一代EDA工具的支持，ALF是一个经生产验证的标准。 灾谱髟涂饣故怯杏玫摹 (责任编辑：admin) |